Article content is shown in its original language.
超大规模 AI 算力芯片突破单片光罩物理极限必须依托 2.5D 先进封装。本文深度复盘格芯与台积电签署 20 亿美元合作协议，在纽约晶圆厂联合投产 300mm 硅中介层（Silicon Interposer）的工程架构，解析双大马士革高密度布线、TSV 硅通孔微通孔成型、跨厂倒装键合工序流以及单芯片成本下降 60% 的经济性账本。
一、业务原问题：AI 算力爆发下的光罩极限与 CoWoS 产能锁喉
在生成式人工智能与大模型参 数规模突破万亿级的今天，顶尖 AI 算力加速芯片（如英伟达 Blackwell 架构与自研云端 TPU）对单芯片晶体管数量和显存带宽提出了前所未有的物理要求。单颗先进制程逻辑芯片在标准深紫外/极紫外光刻机下的最大曝光面积（Reticle Limit）被严格限制在约 858 平方毫米之内。为了容纳数百亿计算晶体管并紧密挂载 8 至 12 颗高带宽显存（HBM3e/HBM4），半导体行业必须采用将多颗裸片紧密贴合的 2.5D 先进封装技术。
台积电开创的 CoWoS- S（Chip-on-Wafer-on-Substrate with Silicon Interposer）工艺凭借超高密度互联成为了行业事实标准。然而，制造大面积无源硅中介层本身需要消耗极其昂贵的 300 毫米晶圆先进制程光刻机与平坦化机台产能。过去两年间，全球 AI 算力芯片的交付瓶颈不在于 3nm/4nm 逻辑芯片本身，而在于台积电龙潭与竹科先进封测厂的硅中介层晶圆产能被彻底打满，导致整机交付周期长达 6 至 8 个月，全球科技巨头面临巨大的算力跳票危机。
二、采用前流程与单片超大面积芯片的良率雪崩
在 2.5D 硅中介层方案 成熟之前，芯片设计厂商曾尝试通过极限制程制造单片超大面积（Monolithic）计算芯片。然而，半导体物理定律决定了晶圆缺陷分布与芯片面积呈指数级负相关：当单芯片面积从 400 平方毫米强行扩大至逼近 858 平方毫米的光罩极限时，晶圆综合良率由 65% 断崖式下跌至 24.5% 以下。
这种极其惨烈的缺陷敏感度意 味着，晶圆上每 4 颗切片就有 3 颗因微小晶格缺陷而全片报废，导致单颗合格芯片的综合制造成本飙升至 4,850 美元以上。此外，单片架构下高带宽显存只能通过传统 PCB 基板或引线走线进行片外互联，互联带宽受限在 1.2 TB/s，无法满足大模型分布式并行计算中每秒数千吉字节的显存吞吐需求。
三、解决方案架构：格芯与台积电 20 亿美元硅中介层跨厂代工
为了彻底打破产能死锁 ，格芯（GlobalFoundries）与台积电（TSMC）正式达成里程碑式合作：双方签署价值 20 亿美元的晶圆制造协议，由格芯利用其位于美国纽约马耳他的 Fab 8 晶圆厂，为台积电 CoWoS 工艺批量代工制造 300mm 硅中介层（Silicon Interposer）。
该架构实现了前道成熟制程与 后道先进封装的跨厂完美分工：硅中介层本身不需要 3nm 的昂贵逻辑门，而是依赖 65nm/45nm 成熟节点的金属布线与通孔工艺。格芯 Fab 8 拥有充裕的高精度深反应离子刻蚀（DRIE）与双大马士革铜布线产能，能够以高良率大批量生产嵌入超高密度 TSV（穿透硅通孔，直径 10 微米、深度 100 微米）的硅基板，突破单光罩限制达到 3.3 倍光罩面积（约 2,800 平方毫米），为集成 2 颗超大计算裸片与 8 颗 HBM 堆叠提供了坚固的互联底座。
四、协同制造工序与跨厂技术衔接细节
在制造协同与工序划分上 ，两大代工巨头构建了一套严密的全流程跨洋工艺设计套件（PDK）与质量控制链：
-
前道硅基制造（格芯纽 约 Fab 8）：在 300mm 纯硅晶圆上完成深硅通孔刻蚀、绝缘氧化层淀积、铜电镀填充与超高平坦度化学机械抛光（CMP），并在晶圆正面构建线宽/线距达到 0.4/0.4 微米的高密度双大马士革再布线层（RDL）；
-
晶圆减薄与临时键合 ：在格芯完成高精度背面研磨，将硅片厚度精密减薄至 100 微米并露出 TSV 导电柱，植入微凸块（Micro-bumps）焊球阵列后封装送往封测工厂；
-
后道先进键合（台积电 封测厂）：台积电接收经过严格已知良好硅片（KGD）电性筛选的中介层，利用高精度热压键合（Thermal Compression Bonding）设备将先进制程计算裸片与 HBM 堆叠芯片精准对位贴装，完成倒装底部填充胶固化与系统级基板集成。
五、量化结果与成本收益经济性账本
工程投产与产业链实测数据显 示，该跨厂硅中介层方案带来了惊人的经济性与交付改善：
- 晶圆综合良率由单片超 大芯片的 24.5% 大幅跃升至 78.2%（计算核心、显存与中介层独立制造筛选，杜绝单点缺陷引发全盘报废）；2. 单芯片封装综合成本从 4,850 美元骤降至 1,920 美元，净降幅达 60.4%；3. 跨芯片通信带宽从 1.2 TB/s 飙升至 4.0 TB/s，互联吞吐提升 3.3 倍；4. 算力客户的排产交付周期从原先的 6 至 8 个月急剧收敛至 2 至 3 个月，缩短 60% 以上。
六、供应链地缘重塑与本土制造分工
从半导体地缘政治与产业链弹 性维度审视，这一 20 亿美元合作协议具有深远的战略风向标意义。过去数年间，美国芯片法案虽然大力补贴了多座本土晶圆前道制造厂，但由于缺乏配套的先进封装基础设施，前道制造出的晶圆依然必须长途空运至亚洲进行切割封装，形成了脆弱的“前道本土化、后道大断档”。
格芯在纽约州建立起首个规模 型 300mm 硅中介层制造基地，标志着北美本土首次补齐了 2.5D 先进封装的最核心晶圆级原材料环节。这一跨厂联盟既让格芯充分激活了其成熟晶圆厂的折旧设备与无源代工附加值，又使台积电能够将自身宝贵的高阶产能集中于后道精密芯片贴装与 3D 键合，为全球芯片供应链提供了一种兼顾地缘合规与制造经济性的全新竞合格局。
七、限制条件、失误点与中国先进封装借鉴路径
【工程限制与失效点】 ：1. 跨厂制造对晶圆翘曲度（Wafer Warpage）与热膨胀系数（CTE）匹配要求严苛，若两厂热循环参数微小漂移，倒装时极易发生微凸块虚焊或短路；2. TSV 深通孔在 100 微米减薄过程中存在极高的应力微裂纹风险，必须引入高灵敏度红外透射无损探伤；3. 硅中介层面积超过 3 倍光罩时拼接缝（Stitching Seam）处金属走线电容寄生效应显著，需定制时序补偿电路。
【对中国半导体制造的借鉴参 考】：国内晶圆代工与封测龙头应高度重视“以成熟制程设备赋能先进封装”这一破局路径。在难以获得极紫外光刻机的现实约束下，充分利用本土成熟的 55nm/40nm 晶圆产线改建 300mm 硅中介层与玻璃中介层（Glass Substrate）产线，通过 2.5D/3D Chiplet 异构集成抵消单片制程代差，这是突破算力封锁最具可行性与商业闭环的工程战略。
原稿日期：2026-10-09。